SlideServe
Menu
Préférences
© SlideServe · v2026

Innovative Architecture Design Process

rhea avatar
1 diapositives · 287 Views · Jul 16, 2014

Memory Sybsystem Design Measures. Customized Memory Subsystem. Compiler. Automated Design Selection. Optimized Processor Architecture Design. Workload. Design Space. Novel Optimizations. Customized Datapath. Design Constraints Performance, Power, Size, and Cost.

Innovative Architecture Design Process - slide 1
01 / 1Innovative Architecture Design Process
1 / 17

Télécharger la présentation

Innovative Architecture Design Process
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation
  1. Memory Sybsystem Design Measures Customized Memory Subsystem Compiler Automated Design Selection Optimized Processor Architecture Design Workload Design Space Novel Optimizations Customized Datapath Design Constraints Performance, Power, Size, and Cost DatapathDesign Measures The Past The Future Innovative Architecture Design Process • The compiler optimization is now a tool for designing workload specific architectures • The traditional role of an optimizing compiler is for a fixed ISA • Automated Design space exploration based on quantitativemeasures to find the best-fit design constraints • Multivariate analysisto properly exercise a workload and prune the design space (Charles Hardnett) Ad-hoc Art To An Engineering Science Human designbased onbenchmarks Automatedexploration andarchitecture synthesis based on quantitativemeasures Customized Memory Subsystem Data remapping halves the cache requirements as well as the power consumed Low NRE Fast-time-to-market High NRE Slow-time-to-market Customized Datapath Match the computation needs of the application to the resources in an architecture optimized workloadspecific design Krishna V. Palem and Rodric M. Rabbah Center for Research on Embedded Systems and TechnologyGeorgia Institute of Technology This work is supported by DARPA contract No. 25-74100-F0944