Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation
Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement.Téléchargez la présentation en cliquant sur ce lien.Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.
实验参考程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY counter4 IS PORT(reset,load,en,clk:IN STD_LOGIC; data:IN STD_LOGIC_VECTOR(3 DOWNTO 0); cnt4:OUT STD_LOGIC_VECTOR(3 DOWNTO 0)); END counter4； ARCHITECTURE ONE OF counter4 IS SIGNAL cqi: STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN PROCESS(clk,reset) BEGIN IF (reset=’1’) THEN Cqi<=(OTHERS=>’0’); ELSIF(clk’event and clk=’1’) THEN IF load=’1’ THEN Cqi<=data; ELSIF en=’1’ THEN Cqi<=cqi+1; END IF; END IF; END PROCESS; Cnt4<=cqi; END ONE;
参考程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY DECL7S IS PORT( A:IN STD_LOGIC_VECTOR(3 DOWNTO 0); LED7S:OUT STD_LOGIC_VECTOR(6 DOWNTO 0)); END encoder7; ARCHITECTURE behav OF DECL7S IS BEGIN PROCESS(A) BEGIN CASE A IS WHEN "0000"=> LED7S <="0111111"; WHEN "0001"=> LED7S <="0000110"; WHEN "0010"=> LED7S <="1011011"; WHEN "0011"=> LED7S <="1001111"; WHEN "0100"=> LED7S <="1100110"; WHEN "0101"=> LED7S <="1101101"; WHEN "0110"=> LED7S <="1111101"; WHEN "0111"=> LED7S <="0000111"; WHEN "1000"=> LED7S <="1111111"; WHEN "1001"=> LED7S <="1101111"; WHEN OTHERS=> LED7S <="1110001"; END CASE; END PROCESS; END behav;
参考程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY clk_div IS PORT(clk,en,clr:IN STD_LOGIC; data:IN STD_LOGIC_VECTOR(3 DOWNTO 0); clk_out:OUT STD_LOGIC); END clk_div； ARCHITECTURE ONE OF clk_div IS SIGNAL count: STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL clkout: STD_LOGIC; BEGIN PROCESS(clk,clr) BEGIN IF clr=’1’ THEN clkout<=’0’; ELSIF(clk’event and clk=’1’) THEN IF EN=’1’ THEN IF(count=data) THEN Count<=(others=>’0’);clkout<= NOT clkout; ELSE count<=count+1; END IF; END IF; END IF; END PROCESS; Clk_out<=clkout: END ONE;
