1 / 29

Kapitel 7: Programmierbare Logik und VLSI

Kapitel 7: Programmierbare Logik und VLSI. Übersicht. Einführung Aufbau eines PLAs Programmierung von PLAs Anwendungen von PLAs: ROMs und Mikroprogrammierung Klassifikation von Logik-Designs Einführung in VHDL VLSI-Schaltungen: Technologie und deren Grenzen. 7.1 Prinzipaufbau eines PLAs.

thaddeus-patton
Télécharger la présentation

Kapitel 7: Programmierbare Logik und VLSI

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Kapitel 7: Programmierbare Logik und VLSI

  2. Übersicht • Einführung • Aufbau eines PLAs • Programmierung von PLAs • Anwendungen von PLAs: ROMs und Mikroprogrammierung • Klassifikation von Logik-Designs • Einführung in VHDL • VLSI-Schaltungen: Technologie und deren Grenzen

  3. 7.1 Prinzipaufbau eines PLAs.

  4. 7.2 „Gitterpunkt“ eines PLAs.

  5. 7.3 Bausteintypen eines PLAs.

  6. 7.4 Realisierung der Bausteintypen eines PLAs.

  7. 7.5 PLA-Schema zu Beispiel 7.1.

  8. 7.6 Interne Realisierung des PLA zu Beispiel 7.1.

  9. 7.7 Logischer Aufbau eines PLAs.

  10. 7.8 PLA-Baustein mit Zuleitungen.

  11. 7.9 Alternative Darstellung des PLAs zu Beispiel 7.1.

  12. 7.10 PLA für eine Funktion F : B B . 5 3

  13. 7.11 Beispiel eines Read-Only Memory (ROM).

  14. 7.12 Auswahl einer Adresse (hier: 5) in einem ROM.

  15. 7.13 Anwendung eines PLA als ROM.

  16. 7.14 Realisierung eines Schaltwerks durch ein PLA.

  17. 7.15 Prinzip eines sequentiellen Rechners.

  18. 7.16 PLA zu Beispiel 7.3.

  19. 7.17 Prinzip eines Addierers bei Verwendung eines PLAs.

  20. Beispiel eines PAL

  21. 7.18 Klassifikation programmierbarer Logikbausteine.

  22. 7.19 Prinzipschaltbild eines CPLD.

  23. 7.20 Struktur der Altera MAX 7032, 7064, 7096 CPLDs.

  24. . . . . . . . . . . . . ... Basiszellen . . . I/O-Blöcke 7.21 Prinzipielle FPGA-Struktur.

  25. . . . . . . 7.22 Prinzip der FPGA-Verbindungsstruktur.

  26. 7.23 4-Bit-Register reg4 in schematischer Darstellung für VHDL.

  27. bit0 d0 q0 bit1 d1 q1 bit2 d2 q2 bit3 q3 d3 d_ff d_ff d_ff d_ff q q q q d d d d gate and2 clk clk clk clk y a en b clk 7.24 Komposition des 4-Bit-Registers aus elementaren Bausteinen.

  28. 7.25 Die Schnittstelle eines Chips: zur Unterscheidung von Ports, Pads und Pins.

More Related