1 / 41

Chapter 8

Chapter 8. FET 元件結構及特性. 本章重點一覽. 8.1 理想電晶體特性 為什麼需要 FET 8.2 n-channel MOSFET 物理結構 物理結構 基本工作原理 8.3 n-channel MOSFET 特性 電路符號 元件特性. 本章重點一覽. 8.4 Depletion-type MOSEFET 8.5 Juction-FET 8.6 p-channel MOSFET 物理結構及基本工作原理 元件特性 8.7 FET 電路 8.8 結語.

diamond
Télécharger la présentation

Chapter 8

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Chapter 8 FET元件結構及特性

  2. 本章重點一覽 • 8.1 理想電晶體特性 為什麼需要FET • 8.2 n-channel MOSFET物理結構 物理結構 基本工作原理 • 8.3 n-channel MOSFET特性 電路符號 元件特性

  3. 本章重點一覽 • 8.4 Depletion-type MOSEFET • 8.5 Juction-FET • 8.6 p-channel MOSFET • 物理結構及基本工作原理 • 元件特性 • 8.7 FET電路 • 8.8結語

  4. 8.1 理想電晶體特性 • 之前曾學習R、L、C及D，它們每個都有獨特的V/I關係，但有一個重要的功能卻是它們不容易達成的，那就是信號放大。根本的原因是它們都只有兩個端點，即兩端元件。 • 假如能自由選擇的話，我們最希望擁有的三端元件特性是什麼？ • 由第六章的分析比較得知理想的電壓控制電流源(Voltage Controlled Current Source, VCCS)，會是一顆很好的放大元件，因為它能輕易做出放大器。

  5. 8.1 理想電晶體特性 • 一顆以電壓控制電流的三端元件， 是電子工程師心目中的「夢幻元件(dream device)」，可惜它並不存在，但BJT與FET特性皆近似這樣的元件。 • 當BJT工作在active mode時，其特性為(忽略Early effect)： • BJT不夠完美，故予FET出線的機會。BJT最大的缺點在於它的IB (base current)不為零，造成實用上的不便。

  6. 8.1 理想電晶體特性 圖7.9 (重複) VCC R1 RC CC CB Vo R2 RL VS RE CE • 設計B極偏壓時(VB)，由於IB不等於零，選擇R1、R2時必須考慮IB的大小，造成偏壓設計上的不便。 • 我們通常希望放大器的輸入電阻(Rin)愈大愈好(理想放大器的)。但因為IB不為零，造成CE放大器的Rin不大，是其先天的缺陷。 • 理想的電晶體最好輸入電流為零。FET最大的優點是輸入端電流為零，而這個優點使它比BJT簡單好用，應用更廣泛。

  7. 8.2 n-channel MOSFET物理結構 G SiO2 S D n p n 圖8.4 • n-channel MOSFET的物理結構，乍看之下與npn型BJT很相似，但兩者有所不同： • FET的兩塊n型半導體摻雜濃度(doping concentration)相同，即FET是對稱的結構，而BJT的Emitter摻雜濃度遠高於Collector。 • 中間p型半導體並未刻意像BJT的Base一樣做得很薄。 • 中間p型半導體先鍍上一層SiO2後再接外部導線，而BJT的Base則直接接上外部導線。由於 SiO2是絕緣體無法導電，此為輸入電流為零的關鍵。

  8. 8.2 n-channel MOSFET 物理結構 • MOSFET與BJT在結構上大同小異，而它們真正的不同點在於設計觀念上： • FET徹底揚棄以pn界面控制電流的想法，改以電場控制半導體內自由電子(或電洞)的流動，同樣達到控制電流的結果。(這是場效電晶體名稱的由來。)

  9. 8.2 n-channel MOSFET 物理結構 VG(+) RS Rch RD D S n-channel n p n (a) (b) • 在SiO2絕緣層加上正電壓(VG) ，當VG足夠大時，聚集在SiO2絕緣層下方的自由電子濃度將高於電洞濃度，形成一長條位於p型半導體內的帶狀n型半導體。由於它的形狀類似一條隧道，所以稱為n型通道(n-channel)。

  10. 8.2 n-channel MOSFET 物理結構 VG(+) RS Rch RD D S n-channel n p n (a) (b) • 因VG吸引而產生的n 型通道，剛好將原來分離的兩塊n型半導體連在一起，成為三塊彼此相連的n型半導體。等效上相當於一顆電阻(R)：

  11. 8.2 n-channel MOSFET 物理結構 VG(+) RS Rch RD D S n-channel n p n (a) (b) 圖8.5 • 由於S極和D極的摻雜濃度很高，並且它們的截面積遠比由感應產生的n型通道寬，因此在一般情況下： • 在D極和S極間外加正電壓(VDS > 0)，可以預期會有電流(ID)由D極流向S極，其大小為：

  12. 8.2 n-channel MOSFET 物理結構 • 由於Rch是由VG感應而生，因此藉VG改變Rch便可以控制ID，所以FET是一顆名符其實的電壓控制電流元件。 • 因為輸入端(G極)為絕緣層，故IG = 0，使得流入D極的電流必定等於流出S極的電流，所以FET只需考慮一個電流(ID)，是FET比BJT簡單好用的主因。

  13. 8.2 n-channel MOSFET 物理結構 G S D n+ n+ p-substrate B 圖8.6 • 在p型的基體(substrate)上，利用doping 產生兩個n型區域 • 接著在兩個n型區域之間鍍上SiO2絕緣層，最後再連上金屬導線。它之所以稱為n-channel MOSFET是因為由感應所產生的是n型通道

  14. 8.2 n-channel MOSFET 物理結構 G S D n+ n+ p-substrate B 圖8.6 • MOSFET包括作為連線的金屬(Metal)，絕緣層的二氧化矽(Oxide)以及作為主體的半導體(Semiconductor)，三者組合成為以電場控制電流的電晶體(FET)。 • 三個端點分別稱為閘極(Gate)、源極(Source)和汲極(Drain)。G極作用好似閘門，用來控制通道；S極為帶電載子(自由電子)的源頭，而D極表示帶電載子流入的端點。

  15. 8.3 n-channel MOSFET 特性 G S D n+ n+ p-substrate B • 為防止pn界面處於導通狀態，所以p型substrate必須接電路的最低電位，就能專注在S、D、G三個端點上，而忽略substrate。

  16. 8.3 n-channel MOSFET 特性 D G S G S D n+ n+ p-substrate B • 下圖是n-channel MOSFET的電路符號。實際上D極和S極結構完全相同，區分的方式是載子流出者為S極，而流入者為D極。由於n-channel FET的載子是電子，而電子從低電位流到高電位，所以接高電位的是D極，接低電位的是S極。 • 箭頭則指引電流方向

  17. 8.3 n-channel MOSFET 特性 • 截止模式(cutoff mode) • VGS < Vt • 當VGS很小時無法產生通道，此時channel處於關閉(OFF)狀態。當VGS大於一個臨界電壓(threshold voltage)Vt時，channel才由關閉狀態進入導通(ON)狀態。 • 當VGS<Vt，ID =0 • 三極模式(triode mode) • VGS > Vt，VDS < VGS,eff • channel導通，等效上像一顆電阻，其阻值與VGS有關，然而真正決定Rch的是VGS Vt而非VGS。

  18. 8.3 n-channel MOSFET 特性 • ID隨VGS,eff及VDS上升而增加。 • 定義有效VGS電壓(effective VGS) VGS,eff • ID與VDS及VGS,eff的關係如下： k與自由電子的移動率(mobility) μn及channel的實際結構有關：

  19. 8.3 n-channel MOSFET 特性 VGS VDSVGS, eff S n p n • 飽和模式(saturation mode) • VGS >Vt，VDS VGS,eff • pinch-off 發生，ID不再隨VDS上升而增加。ID只和VGS,eff有關而和VDS無關。 • 將VDS = VGS,eff代入便得到saturation mode的電流： ID = k(VGS,eff)2 pinch-off 發生

  20. 8.3 n-channel MOSFET 特性 ID saturation mode triode mode cutoff mode VDS VGS.eff • n型半導體 • 當VGS < Vt，ID = 0， FET處於cutoff mode • 當VGS > Vt且VDS < VGS,eff時，FET處於triode mode，ID隨VDS上升而增加 • 當VDS VGS,eff，FET處於saturation mode，ID保持定值不再隨VDS改變。

  21. 8.4 Depletion-type MOSFET n p n • Depletion-type與 enhancement-type n-channel MOSFET的結構完全相同，只是在製作時事先在p型substrate中植入自由電子形成一個n-channel，使得在VGS = 0V時channel已經呈導通狀態。

  22. 8.4 Depletion-type MOSFET n p n 圖8.12 • Depletion-type等效上是將enhancement-type n-channel MOSFET的Vt　由正電壓改變成負電壓，其他所有特性皆相同。 VGS,eff = VGS Vt = VGS + | Vt |

  23. 8.5 Juction-FET D G p p S • 另一種FET利用pn-junction 在反向偏壓時產生空乏區(depletion region)的特性來控制channel的導電性，稱為Junction-FET(JFET)。

  24. 8.5 Juction-FET ID +  Depletion region VDS p p  + VGS • 當VGS = 0時，channel處於導通狀態，和depletion-type MOSFET相同。當VGS < 0，如下圖， pn-junction的depletion region範圍增加，造成channel寬度縮小，Rch因而增加，當VGS低於一臨界電壓Vt (負值)時，channel完全關閉，此時JFET進入cutoff狀態，特性又和depletion-type MOSFET相同。 • 雖然JFET和depletion-type MOSFET基本結構及工作原理不同，但特性卻完全相同，它們的Vt同為負值，

  25. 8.6 p-channel MOSFET • 就像BJT有npn與pnp電晶體一樣， p-channel FET結構與n-channel FET類似，差別在於載子是電洞而非自由電子。 • 實用上以n-channel FET為主。但因為 p-channel FET的特性與n-channel MOSFET剛好有互補關係，在許多應用上發揮很大的功效，例如有名的CMOS(Complementary MOS)電路即巧妙利用它們的互補特性，成為應用非常廣泛的電路結構。

  26. 8.6 p-channel MOSFET 圖8.15 G S D p+ p+ n-substrate B • p-channel MOSFET的物理結構是在n型基體上製作兩塊p型半導體，它們的摻雜濃度相同且濃度很高(p+)。兩塊p型半導體分別作為S極和D極，而它們之間的n型半導體先鍍上SiO2後再接外部導線作為G極，結構與n-channel MOSFET類似。

  27. 8.6 p-channel MOSFET 圖8.15 G S D p+ p+ n-substrate B • G極加上負電壓(VGS < 0) ，當VGS的負電壓足夠大時，聚集在SiO2絕緣層下方的電洞濃度將高於自由電子濃度，形成一長條p型通道。p-channel MOSFET同樣利用VGS控制通道電阻以控制電流(ID)，工作原理與n-channel MOSFET 相似，只是載子不同而已。

  28. 8.6 p-channel MOSFET S G D • 右圖是enhancement-type p-channel MOSFET的電路符號。 • 同樣定義載子(電洞)流出者為S(Source)極，而流入者為D(Drain)極。接高電位的是S極，接低電位的是D極。 • 箭頭則指引電流方向

  29. 8.6 p-channel MOSFET S G D +  VSG +  VSD • 在討論p-channel MOSFET 的特性時，和n-channel MOSFET一樣只需考慮兩個電壓及一個電流。由於通常S極的電位最高，所以我們選擇(VSG，VSD，ID)作為元件參數，其中ID的方向由S極流向D極。下圖利用VSG控制channel導通電阻，再觀察VSD與ID的關係，所得結果便是元件特性。

  30. 8.6 p-channel MOSFET • 截止模式(cutoff mode) • VSG,eff < 0 • ID = 0 • 三極模式(triode mode) • VSG,eff 0且VSD < VSG,eff • ID隨VSD和VSG,eff上升而增加 。

  31. 8.6 p-channel MOSFET • 飽和模式(saturation mode) • VSG,eff 0且VSD VSG,eff • ID不隨VSD改變而達到飽和狀態。 • 將VSD = VSG,eff代入即可得到飽和電流： • p-channel MOSFET同樣有depletion-type 及JFET，差別只是它們的Vt為正值，除此之外所有enhancement-type的方程式皆適用於depletion-type MOSFET及JFET。 ID = k(VSG,eff)2

  32. 8.7 FET電路 • 為避免讀者混淆且未來應用以enhancement-type為主，所以此後我們皆以enhancement-type MOSFET來說明FET的各種應用。一旦熟悉enhancement-type MOSFET，讀者很容易推廣至deple- tion-type MOSFET 和JFET，差別在於Vt而已。

  33. 8.7 FET電路 VDD = 10V RD 5K VG 圖E8.1 • 例一在以下情況求VD。(1)VG= 1V；(2) VG= 3V；(3) VG= 5V。

  34. 8.7 FET電路 VDD = 10V RD 5K VG 2K RS 圖E8.2 • 例二在以下情況求VD。(1)VG= 1V；(2) VG= 5V；(3) VG= 10V。

  35. 8.7 FET電路 VDD = 12V 圖E8.3 RD VG RS • 例三(1) 若RD=4KΩ，VG=6V，請設計RS使FET工作在saturation mode且ID=1mA。 (2) 若VG=5V，請設計RS和RD使得FET工作在saturation mode，且ID=1mA，VD=6V。

  36. 8.7 FET電路 +10V RS RD 10V 圖E8.4 • 例四 (1) 若RS=1.5KΩ，RD=2k Ω，求ID。 (2) 請設計RS和RD使得FET工作在saturation mode且ID=1mA，VD=−4V。

  37. 8.7 FET電路 +10V 3K RS 4K RD 圖E8.5 • 例五如右圖電路，求ID。

  38. 8.7 FET電路 VDD = 12V R1 RD R2 RS 圖E8.6 • 例六請設計電阻值使得FET工作在saturation mode且ID=1mA，VS=3V，VD=8V。

  39. 8.7 FET電路 圖E8.7 VDD = 18V R1 RS1 Q2 Q1 RS2 RD1 R2 • 例七請設計電阻值使Q1、Q2皆工作在saturation mode並且得到以下偏壓：ID1=1mA，VS1=10V，VD1=4V，ID2=16mA。

  40. 8.8 結語 • 總結 • FET有三個工作模式，在saturation mode的特性為： 上式表明ID和(VGS Vt)呈平方關係，而不是理想的線性關係， 因此FET有時被稱為平方律元件(square-law device) 。 • 當信號變動很小時，ΔID與ΔVGS呈線性關係，其比例常數為gm： 上式表示在小信號時，其輸出電流和輸入電壓變動呈理想的線性關係，特性與BJT相同。 ID = k(VGS Vt)2

  41. 8.8 結語 • 由於SiO2絕緣層的緣故，使得FET的輸入電阻趨近無限大，是其先天的優點。 • BJT似乎要被淘汰出局了？ • 答案是未必，原因是BJT的gm通常遠比FET大，在相同的偏壓電流下有較大增益，所以能彌補輸入電阻不大的缺點。 • BJT與FET的特性，前者在active mode，後者在saturation mode，特性近似於理想的三端元件，故被廣泛用來作為放大器。

More Related