1 / 45

Posledice kašnjenja

Posledice kašnjenja. Pojava lažnih nula Pojava lažnih jedinica Mogućnost rada sekvencijalnih mreža Konačna učestanost rada sekvencijalnih mreža. Pojava lažnih stanja. - Modifikovana minimizacija. Primena kašnjenja – digitalni diferencijator.

quilla
Télécharger la présentation

Posledice kašnjenja

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. Posledice kašnjenja • Pojava lažnih nula • Pojava lažnih jedinica • Mogućnost rada sekvencijalnih mreža • Konačna učestanost rada sekvencijalnih mreža

  2. Pojava lažnih stanja

  3. - Modifikovana minimizacija

  4. Primena kašnjenja – digitalni diferencijator

  5. Kolo za brojanje uzlaznih i silaznih ivica asinhronog signala

  6. Familije, osobine i realizacija logičkih kola

  7. TTL • Kašnjenje u ns • Standard 10 • LS 10 • ALS 4 • S 3 • F 2

  8. ECL

  9. MEC I 8nS MEC II 2nS MEC III (16XX) 1nS 101xx 100 series 10K ECL, 3.5nS 102xx 200 series 10K ECL, 2.5nS 108xx 800 series 10K ECL, voltage compensated, 3.5nS 10Hxxx 10K - High speed, voltage compensated, 1.8nS 10Exxx 10K - ECLinPS, voltage compensated, 800pS 100xxx 100K, temperature compensated 100Hxxx 100K - High speed,temperature compensated 100Exxx 100K - ECLinPS, temp, voltage comp., 800pS Integrisano 150ps

  10. Potrošnja skoro da ne zavisi od prekidanja • 25 x brži od najbržeg CMOS-a • Niska integracija • Može GaAs • Primena – ALU superkompjutera

  11. Realizacija logičkih kola u CMOS tehnologiji

  12. Fizička realizacija CMOS invertora

  13. Zaštita

  14. NILI Moraju na ulazima da budu obe nule da bi na izlazu bila jedinica

  15. Dvostruko baferisanje

  16. NILI i ILI

  17. NI i I

  18. VDD EN=1 Y=X X Trostatička kola

  19. Integrisano kolo 74HC241

  20. Primena trostatičkih kola dual-port SRAM*

  21. SRAM

  22. Povezivanje memorija na magistralu

  23. Bidirekcioni bafer74HC245

  24. Kola sa otvorenom drejnom (kolektorom) Kod TTL logike, na izlazu je NPN tranzistor

  25. Primena – wired OR logikaPrimer 1: komparator

  26. alternativa

  27. Primer 2 Zajednički prekid od više periferija (prekid je aktivan na log. nulu

  28. Serijska logika XOR 74HC86 Ušteda u površini, potrošnji

  29. Analogni multiplekser-demultiplekser 2/1

  30. Mux 4/1

  31. BICMOS

  32. Ostale MOS tehnologije • NMOS / Pseudo NMOS • SCL • Dinamička logika • Domino logika • Adijabatska logika • Clocked CMOS Logika (C 2 MOS). • NP Domino Logika (Zipper CMOS). • Cascade Voltage Switch Logika (CVSL). • Source Follower Pull-up Logika (SFPL).

More Related