SlideServe
Menu
Préférences
© SlideServe · v2026

Digital System Design

ziazan avatar
14 diapositives · 315 Views · Aug 15, 2014

This guide introduces the fundamentals of VLSI design, focusing on CMOS inverters and their black-and-white representation. It covers design rules essential for checking layout compliance, composition principles, and the state machine concepts exemplified by the Odd Parity Checker. The document also discusses next state/output functions, implementation of D flip-flops, timing behavior, and operation of R-S latches. Key topics include sequential switching networks, cascading flip-flops, setup/hold times, propagation delays, and excitation tables to define state transitions in digital circuits.

Digital System Design - slide 1
01 / 14Digital System Design
1 / 17

Télécharger la présentation

Digital System Design
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation
  1. Digital System Design

  2. Intro. VLSI: CMOSinverter

  3. CMOS inverter: black and white representation

  4. A counter layout

  5. Rules for design rule checking:basic rules

  6. Rules for composition

  7. Concept of the State Machine Example: Odd Parity Checker Next State/Output Functions NS = PS xor PI; OUT = PS T FF Implementation D FF Implementation Timing Behavior: Input 1 0 0 1 1 0 1 0 1 1 1 0

  8. State Behavior of R-S Latch Truth Table Summary of R-S Latch Behavior

  9. 7474 D Q Clk Positive edge-triggered flip-flop Bubble here for negative edge triggered device Sequential Switching Networks D-FlipFlop Edge triggered device sample inputs on the event edge

  10. Cascaded Flipflops and Setup/Hold/Propagation Delays Shift Register S,R are preset, preclear New value to first stage while second stage obtains current value of first stage Correct Operation, assuming positive edge triggered FF

  11. Design Procedure Excitation Tables: What are the necessary inputs to cause a particular kind of change in state?