1 / 12

Teknik digital

PERTEMUAN 07 FLIP FLOP. Teknik digital. RANGKAIAN LOGIKA SEKUENSI.

yovela
Télécharger la présentation

Teknik digital

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. PERTEMUAN 07 FLIP FLOP Teknik digital

  2. RANGKAIAN LOGIKA SEKUENSI Logikasekuensimerupakanrangkaianlogika yang keadaanoutputnyaselaintergantungpadakeadaan input-inputnyajugatergantungpadakeadaan output sebelumnya. Dalamaplikasinya, rangkaianlogikasekuensibanyakdigunakandidalamsistemkomputer. Hal itudisebabkandalmsistemkomputerbanyak data dikirimdarisatutempatketempatlainnyasecaraberurutan, sehinggamemerlukanrangkaiansekuensiuntukmenangani transfer data tersebut. Rangkaianlogikainididefinisikan pula sebagairangakaianlogika yang outputnyatergantungkepadawaktu. Bagian-bagianrangkaianlogikasekuensiterdiriatasrangkaianlogikakombinasidan output penyimpan. Melaluipelajaraniniakandiperkenalkanterlebihdahuludengan unit penyimpandalamsuaturangkaiansekuensi yang dinamakanflip-flop.

  3. P F L L I O P F Pemahamanterhadaprangkaian Flip-Flop (FF) inisangatpentingkarena FF merupakansatuselmemori. Flip-flop merupakanelemenrangkaianlogikasekuensi yang berfungsimenyimpan data 1 bit, sehinggaelemeninidinamakan pula memori 1 bit. Keadaankeluaran FF dapatberadadalamkeadaantinggiataukeadaanrendah, untukselangwaktu yang dikehendaki. Biasanyauntukmengubahkeadaantersebutdiperlukansuatumasukanpemicu. Berikutiniakandiuraikansecarasingkat tentang berbagai tipe FF.

  4. Normal Set Q S MASUKAN KELUARAN Komplementer Reset R Q A. R-S FLIP-FLOP Dari gambardisampingdapatdilihatbahwa flip-flop R-S mempunyaiduamasukan, yang diberi label S dan R. Duakeluarandiberi label Q danPadaflipflop, keluaranselaluberlawanan, ataukomplementer. Dengankata lain, bilakeluaran Q = 1, makakeluaran = 0, dansebagainya. Huruf “S” dan “R” padamasukan flip-flop R-S seringkalidisebutsebagaimasukan set dan reset. Simbollogikauntuk flip-flop R-S diperlihatkanpadaGambar : Gbr 1. Simbol flip-flop R-S

  5. Tabelkebenarandari FF RS gerbang NAND : Tabelkebenarandari FF RS gerbang NOR : Gbr. 2 FF SR darigerbang NAND Gbr. 3 FF SR darigerbang NOR

  6. Mengeset FF berartimembuatkeluaran Q = 1 danmereset FF berartimembuatkeluaranQ = 0 darikondisistabil/ takberubah. Mengeset FF darigerbangNAND dapatdilakukandenganmembuat S = 0 danmeresetdilakukandenganmembuat R = 0. Sedangkanmengeset FF darigerbang NOR dapatdilakukandenganmembuat S = 1 danmeresetdenganmemberinilai R = 1. Bilamasukan S dan R kedua-duanya 0 (untukgerbang NAND danuntukgerbang NOR S=R=1) , inidisebutkeadaanlaranganuntuk flip-flop dantidakdigunakan. Sebagaiilustrasi, berikutinidiberikancontohbentukkeluarandari FF SR denganmenggunakangerbang NAND: Gbr. 4 sinyalKeluaranpada FF SR

  7. Flip-Flop R-S yang Berdetak FF jenisinidapatdirangkaidari FF-SR ditambahdenganduagerbang AND atau NAND untukmasukanpemicu yang disebutdengansinyal clock (clk). Gbr 5. Flip-flop R-S yang berdetakdarigerbang NAND Tabelkebenarandarirangkaiandisampingadalah :

  8. Dari tabel kebenaran rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini diberikan contoh bentuk sinyal Q. Gbr. 5 hubungan antara Q, Q’, S, R dan Clock

  9. D FLIP-FLOP Selain flip-flop S-R terdapat pula flip-flop D, dimana input flip-flop iniadalah D. Flip-flop inidibangundenganmenggunakan flip-flop S-R sepertiditunjukkanpadagambar : Gbr. 7 Simbol flip-flop D Denganadanyagerbang NOT yang masukpada input R, makasetiap input yang diumpankanke D akanmemberikankeadaan yang berbedapada input S dan R. Dengandemikianhanyaakanterdapatduakeadaandari S dan R yakni S =0 dan R =1 atau S =1 dan R =0. Jadi, output flip-flop D jugahanyamemilikiduakeadaanyaknikeadaan set ataukeadaan reset. Flip-flop D hanyamempunyaisatumasukan data (D) dansatumasukandetak (CLK). Keluarandaritabel Q dan D S D Q Q CLK CLK Gbr. 6 Rangkaian flip-flop D R IN Out

  10. Flip-flop D seringdisebut flip-flop tunda. Kata “tunda” menggambarkanapa yang terjadipada data, atauinformasipadamasukan D. Data (0 atau 1) padamasukan D ditunda I pulsadetakdaripemasukansampaikeluaran Q. Tabelkebenaran yang disederhanakanuntuk flip-flop D diperlihatkanpadagambar : Gbr. 8 TabelKebenaran D Flip-flop Gbr 9. Contoh diagram waktu D flip-flop

  11. J-K FLIP-FLOP • Dari gambardisampingdapatdisimpulkan : • Masukan yang diberi label J dan K merupakanmasukan data. • Masukan yang diberi label CLK merupakanmasukandetak. • Keluaran Q danmerupakankeluarankomplementerbiasapadasatu flip-flop. Flip-flop J-K merupakan flip-flop universal dandigunakan paling luas, memilikisifatdarisemua flip-flop jenis lain. Simbollogikauntuk flip-flop J-K ditunjukkanpadagambarberikut : Gbr. 10 SimbolLogika J-K Flip-Flop Normal Data J Q Detak Out CLK IN Data Komplementer K

  12. Tabelkebenarandari J-K flip-flop ditunjukkanpadagambarberikut : Gbr. 11 Contoh diagram waktu J-K FF Dari gambardiatasperhatikanlah, bahwapemberian input J=1 dan K=1 menjadikan output flip-flop melakukanpembalikanterhadapkeadaan output sebelumnya, sedangkanjikadiberi input J=0 dan K=0 makakeadaanouputnyasamadengankeadaansebelumnya.

More Related