SlideServe
Télécharger Obtenir Pro
Menu
Accueil Pro
Préférences
ApparenceLight Aide et commentaires
© SlideServe · v2026

Development of an Ultra DMA Module for Hard Disk Controller in Verilog HDL

drake-stokes avatar
drake-stokes
11 diapositives · 255 Views · Nov 29, 2014

This project entails the development of an Ultra DMA module for a hard disk controller in compliance with IDE ATA5 standards. It includes a Verilog HDL implementation supporting PIO modes 0 to 4 and Ultra DMA modes 0 to 4. The design incorporates a behavioral description of the hard disk interface along with functional and timing simulations using Cadence VerilogXL. The project also details the architecture of the IDE channel interfaces, as well as the constraints and timing diagrams relevant to the DMA and PIO functionalities, culminating in a comprehensive RTL description.

Development of an Ultra DMA Module for Hard Disk Controller in Verilog HDL - slide 1
01 / 11Development of an Ultra DMA Module for Hard Disk Controller in Verilog HDL
1 / 17

Télécharger la présentation

Development of an Ultra DMA Module for Hard Disk Controller in Verilog HDL
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation

  1. IDE Controller Group Members Brian Kulig Graig Plumb James Pierpont Saif Shaikh Advisor Arun Ramanathan

  2. Development of an Ultra DMA Module for a Hard Disk Controller • Specifications – IDE ATA5 Standards • RTL Description of PIO and Ultra DMA (Direct Memory Access) Module in Verilog HDL (Support for PIO Modes 0 to 4 & UltraDMA Modes 0 to 4) • Behavioral description of the Hard Disk Interface • Functional and Timing Simulations using Cadence VerilogXL

  3. Architecture IDE CHANNEL0 IDE FSM PIO MODULE To Hard Disk Fifo’s and Rest of System DMA MODULE PIO MODULE IDE FSM To Hard Disk Fifo’s and Rest of System DMA MODULE IDE CHANNEL1

  4. Ultra DMA • Modes 0-4 • Data In(Out) • Initiate Data-in(out) Burst • Transfer the Data • Pause Data-in(out) Burst • Terminate Data-in(out) Burst

  5. Ultra DMA Constraints

  6. Programmed I/O • Modes 0-4 • Replicate Timing Diagrams Presented In ATA/ATAPI - 5 Standards • Much Simpler Than Ultra DMA

  7. Programmed I/O Constraints

  8. Course Of Action • Two People Work on Programmed I/O • Two People Work On Ultra DMA • Finish PIO And Focus On Ultra DMA • Develop Behavioral Description To Simulate Hard Disk • Simulate And Test Our Interface

  9. Gantt Chart

  10. FinalProduct • Verilog RTL Description That Represents Ultra DMA And PIO Modules • Behavioral Description of Hard Disk Interface

  11. References • General IDE Information: http://www.pcguide.com/ref/hdd/index.htmhttp://www.hardwarecentral.com/hardwarecentral/tutorials/39/1/ • ATA5 Specification: http://www.t13.org