SlideServe
Télécharger Obtenir Pro
Menu
Accueil Pro
Préférences
ApparenceLight Aide et commentaires
© SlideServe · v2026

//HDL Example 10-1 //-------------------- //CMOS inverter Fig. 10-22 (a) module inverter (Y,A);

habib avatar
habib
31 diapositives · 514 Views · Aug 20, 2014

//HDL Example 10-1 //-------------------- //CMOS inverter Fig. 10-22 (a) module inverter (Y,A); input A; output Y; supply1 PWR; supply0 GRD; pmos (Y,PWR,A); //(Drain,source,gate) nmos (Y,GRD,A); //(Drain,source,gate) endmodule. //HDL Example 10-2

//HDL Example 10-1 //-------------------- //CMOS inverter Fig. 10-22 (a) module inverter (Y,A); - slide 1
01 / 31//HDL Example 10-1 //-------------------- //CMOS inverter Fig. 10-22 (a) module inverter (Y,A);
1 / 17

Télécharger la présentation

//HDL Example 10-1 //-------------------- //CMOS inverter Fig. 10-22 (a) module inverter (Y,A);
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation

  1. //HDL Example 10-1 • //-------------------- • //CMOS inverter Fig. 10-22 (a) • module inverter (Y,A); • input A; • output Y; • supply1 PWR; • supply0 GRD; • pmos (Y,PWR,A); //(Drain,source,gate) • nmos (Y,GRD,A); //(Drain,source,gate) • endmodule

  2. //HDL Example 10-2 • //----------------------------- • //CMOS 2-input NAND Fig. 10-22(b) • module NAND2 (Y,A,B); • input A,B; • output Y; • supply1 PWR; • supply0 GRD; • wire W1; //terminal between two nmos • pmos (Y,PWR,A); //source connected to Vdd • pmos (Y,PWR,B); // parallel connection • nmos (Y,W1,A); // serial connction • nmos (W1,GRD,B); // source connected to ground • endmodule

  3. //HDL Example 10-3 //------------------- //XOR with CMOS switchs Fig. 10-25 module SXOR (A,B,Y); input A,B; output Y; wire Anot, Bnot; //instantiate inverter inverter v1 (Anot,A); inverter v2 (Bnot,B); //instantiate cmos switch cmos (Y,B,Anot,A); //(output,input,ncontrol,pcontrol) cmos (Y,Bnot,A,Anot); endmodule //CMOS inverter Fig. 10-22(a) module inverter (Y,A); input A; output Y; supply1 PWR; supply0 GRD; pmos (Y,PWR,A); //(Drain,source,gate) nmos (Y,GRD,A); //(Drain,source,gate) endmodule //Stimulus to test SXOR module test_SXOR; reg A,B; wire Y; //Instantiate SXOR SXOR X1 (A,B,Y); //Apply truth table initial begin A=1'b0; B=1'b0; #5 A=1'b0; B=1'b1; #5 A=1'b1; B=1'b0; #5 A=1'b1; B=1'b1; end //display results initial $monitor ("A =%b B= %b Y =%b",A,B,Y); endmodule