SlideServe
Télécharger Obtenir Pro
Menu
Accueil Pro
Préférences
ApparenceLight Aide et commentaires
© SlideServe · v2026

Processor Design: Datapath and Control Signals Overview

kandrea avatar
kandrea
45 diapositives · 799 Views · Jan 04, 2020

This presentation provides an overview of datapath design and control signals in processor design. It covers basic functional units, instruction sequencing, operations on data in registers, and memory. The content includes single-cycle and multicycle implementation schemes with relevant diagrams and tables.

Processor Design: Datapath and Control Signals Overview - slide 1
01 / 45Processor Design: Datapath and Control Signals Overview
1 / 17

Télécharger la présentation

Processor Design: Datapath and Control Signals Overview
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation

  1. Processor Design Datapath and Design

  2. All tables and diagrams in this presentation are from: D. Patterson and J. Hennessy, Computer Organization and Design: The Hardware/Software Interface, Third Edition (The Morgan Kaufmann Series in Computer Architecture and Design), Morgan Kaufmann, 2002.

  3. Datapath

  4. Basic Functional Units

  5. Instruction Sequencing

  6. Operations on Data in Registers

  7. Registers and Memory

  8. Simple Implementation Scheme Single cycle Implementation

  9. ALU Conttrol

  10. Control Signals

  11. R-format and I-format Instructions

  12. Control Signals and Instruction Opcode

  13. Control Function

  14. Multicycle Implementation

  15. Intstruction fetch IR <= Memory[PC]; PC <= PC+4 IR <= Memory[PC]; PC <= PC+4

  16. IorD= 0 MemRead= 1 IRWrite= 1 IR <= Memory[PC];

  17. PCSource= 01 PCWrite= 1 ALUOp= 00 ALUSrcB= 01 ALUSrcA= 0 PC <= PC+4

  18. Intstruction decode/register fetch A <= Reg[ IR [25:21]]; B <= Reg[ IR [20:16] ]; ALUOut <= PC + ( SignExt( IR[15:0] ) << 2 ) A <= Reg[ IR [25:21]]; B <= Reg[ IR [20:16] ]; ALUOut <= PC + ( SignExt( IR[15:0] ) << 2 )

  19. A <= Reg[ IR [25:21]]; B <= Reg[ IR [20:16] ];

  20. ALUOp = 00 ALUSrcB = 11 ALUSrcA = 0 ALUOut <= PC + ( SignExt( IR[15:0] ) << 2 )

  21. R-type instruction ALUOut <= A op B Reg[ IR[15:11] ] <= ALUOut ALUOut <= A op B Reg[ IR[15:11] ] <= ALUOut

  22. ALUOp = ?? ALUSrcB = 0 ALUSrcA = 1 ALUOut <= A op B

  23. RegWrite = 1 MemtoReg = 0 RegDst = 1 Reg[ IR[15:11] ] <= ALUOut

  24. Load instruction ALUOut <= A + SignExt(IR[15:0]) MDR <= Memory[ALUOUT] Reg[IR[20:16] ] <= MDR ALUOut <= A + SignExt(IR[15:0]) MDR <= Memory[ALUOUT] Reg[IR[20:16] ] <= MDR

  25. ALUOp = 00 ALUSrcB = 10 ALUSrcA = 1 ALUOut <= A + SignExt(IR[15:0])

  26. IorD =1 MemRead =1 RegWrite =1 MemtoReg =1 RegDst = 0 MDR <= Memory[ALUOUT] ; Reg[IR[20:16] ] <= MDR