SlideServe
Télécharger Obtenir Pro
Menu
Accueil Pro
Préférences
ApparenceLight Aide et commentaires
© SlideServe · v2026

4-bit Shift Register using Xilinx XST and FPGA

ojal avatar
ojal
18 diapositives · 852 Views · Sep 08, 2012

4-bit Shift Register using Xilinx XST and FPGA . EE102 Lab Winter 2005 Electrical Engineering and Computer Science Ohio University. Outline. 4-bit shift register Prototype system: Spartan-3 Sample design overview Lab Procedure Testing Schedule. 4-bit shift register.

#nkf #break #accumulator #roll #change #use #n-sequence #shift register
4-bit Shift Register using Xilinx XST and FPGA - slide 1
01 / 184-bit Shift Register using Xilinx XST and FPGA
1 / 17

Télécharger la présentation

4-bit Shift Register using Xilinx XST and FPGA
Une image / un lien ci-dessous est fourni (tel quel) pour télécharger la présentation

Politique de téléchargement : le contenu du site vous est fourni TEL QUEL pour votre information et votre usage personnel ; il ne peut être vendu, concédé sous licence ni partagé sur d’autres sites sans l’accord de son auteur.Le contenu vous est fourni TEL QUEL, pour votre information et votre usage personnel uniquement. Téléchargez la présentation en cliquant sur ce lien. Lors du téléchargement, si vous ne parvenez pas à télécharger une présentation, l’éditeur a peut-être supprimé le fichier de son serveur.Pendant le téléchargement, si vous ne parvenez pas à obtenir une présentation, le fichier a peut-être été supprimé par l’éditeur.

F I N

Plus de contenu associé

Transcription de la présentation

  1. 4-bit Shift Register using Xilinx XST and FPGA EE102 Lab Winter 2005 Electrical Engineering and Computer Science Ohio University EE102 EECS Ohio University

  2. Outline • 4-bit shift register • Prototype system: Spartan-3 • Sample design overview • Lab Procedure • Testing • Schedule EE102 EECS Ohio University

  3. 4-bit shift register EE102 EECS Ohio University

  4. System Board Spartan-3 Flash memory JTAG cable to Parallel port C O N N E C T O R SpartanIIE 200-PQ208 7-S LED 4 push buttons Switch 1-8 8 LEDs Prototype system: Spartan-3 EE102 EECS Ohio University

  5. Shiftreg_s3 Shiftreg_final UCF Shiftreg_4 FSM Shiftreg_1 Sample design overview 4-bit shift register: • Reset– button “Btn0” • Preset – button “Btn1” • Clock – button “Btn2” • Input bit – switch 7 • Preset data – switch 3-0 Three functional modules: • 4-bit shift register • Controller controlling the state of reset, load or shift • I/O interface EE102 EECS Ohio University

  6. Procedure 1. Creating project and adding source: EE102 EECS Ohio University

  7. Procedure 2. Creating one-bit register symbol EE102 EECS Ohio University

  8. Procedure 3. Building 4-bit shift register in Schematic Editor EE102 EECS Ohio University

  9. Procedure 3. Building 4-bit shift register in Schematic Editor EE102 EECS Ohio University

  10. Procedure 3. Building 4-bit shift register in Schematic Editor EE102 EECS Ohio University

  11. Procedure 4. Adding design constraints EE102 EECS Ohio University

  12. Procedure 5. Synthesize the design EE102 EECS Ohio University

  13. Procedure 6. Generate the bit programming file EE102 EECS Ohio University

  14. Procedure 7. Download the bit file to FPGA chip EE102 EECS Ohio University

  15. Procedure 8. Test the design EE102 EECS Ohio University

  16. Schedule • Webpage: http://www.ent.ohiou.edu/~webcad/ee102 Please print out the instruction before the lab • Schedule: A01:   03/08 Tuesday 1PM~3PAM  A02: 03/10 Thursday 8AM~10AM A03: 03/10 Thursday 1PM~3PM • Rm 306, Stocker Center EE102 EECS Ohio University

  17. Thank you EE102 EECS Ohio University

  18. HDL(Hardware description language) • VHDL: Very high-speed integrated circuits Hardware Description Language– a higher level of abstraction to capture designs. • Xilinx XST: Xilinx Synthesis Tools take these HDLs and automatically translate them into schematics, map them as gates and switches on FPGA chip. EE102 EECS Ohio University