1 / 14

transistor à quatre grilles ( G4-FET ): influence du dopage de canal

transistor à quatre grilles ( G4-FET ): influence du dopage de canal. K. Akarvardar, F. Allibert, S. Cristoloveanu & T. Higashino. B. Dufrene et B. J. Blalock. M. M. Mojarradi. Sommaire. Structure Fonctionnement Simulations Mesures électriques Conclusion. G4 -FET à canal n. n+ S.

ovid
Télécharger la présentation

transistor à quatre grilles ( G4-FET ): influence du dopage de canal

An Image/Link below is provided (as is) to download presentation Download Policy: Content on the Website is provided to you AS IS for your information and personal use and may not be sold / licensed / shared on other websites without getting consent from its author. Content is provided to you AS IS for your information and personal use only. Download presentation by click this link. While downloading, if for some reason you are not able to download a presentation, the publisher may have deleted the file from their server. During download, if you can't get a presentation, the file might be deleted by the publisher.

E N D

Presentation Transcript

  1. transistor à quatre grilles (G4-FET):influence du dopage de canal K. Akarvardar, F. Allibert, S. Cristoloveanu & T. Higashino B. Dufrene et B. J. Blalock M. M. Mojarradi

  2. Sommaire • Structure • Fonctionnement • Simulations • Mesures électriques • Conclusion FTFC 2003 Kerem Akarvardar – 2

  3. G4 -FET à canal n n+ S Si-Poly G1 canal n p+ JG1 p+ JG2 n+ D BOX Si G2 Structure - 1 • Lastructureestexactement la même qu’un SOI p-MOSFET -à inversion- partiellement désérté avec deux prises de body • La grille avant (G1), la grille arrière (G2) et les deux jonctions p+/n (JG1 et JG2) constituent les quatres grilles du G4-FET FTFC 2003 Kerem Akarvardar – 3

  4. Structure - 2 PMOS, vue de dessus N-G4 FET, vue de dessus p+ p+ S JG1 poly poly ID D G1 S BODY BODY G ID n+ n n+ n+ n+ p+ JG2 p+ D • Seule la définition des terminaux change • Les prises de body du PMOS deviennent la source et le drain du N-G4 FET • La source et le drain du PMOS deviennent les grilles JG1 et JG2 du N-G4 FET FTFC 2003 Kerem Akarvardar – 4

  5. VG1 VJG1 VJG2 POLY p+ p+ n ID VG2 MOSFET à ACCUMULATION JFET + = G4-FET Fonctionnement • Le G4-FET est la combinaison d’un JFET et d’un MOSFET à accumulation partageant le même body PD • Le courant est conduit par des porteurs majoritaires et sa direction est perpendiculaire à celle du courant du MOSFET ordinaire à inversion • 3 composants éventuels de courant (le courant volumique, le courant d’accumulation à l’interface avant et arrière) sont contrôlés par les 4 grilles N-G4 FET, vue en coupe FTFC 2003 Kerem Akarvardar – 5

  6. Simulations - 1 1e17 5e16 0 0 ND (cm-3) zone désertée 0 tSi zone ~neutre VJG = -1V Profil de concentration d’électrons (cm-3): les interfaces avant et arrière sont désertées VG1 = -1V POLY 0 0.35µm p+ p+ tSi 1e17 W 0 5e16 VG2 = -25V 0 150nm 0 FTFC 2003 Kerem Akarvardar – 6

  7. Simulations - 2 1V -1V -1V -20V zone désertée zone neutre zone en accumulation Profil de concentration d’électrons (cm-3): l’interface avant en accumulation, l’interface arrière désertée 6e17 4e17 2e17 0 tSi 0 FTFC 2003 Kerem Akarvardar – 7

  8. Simulations - 3 1V -1V -1V -1V -1V -1V -20V -20V 1V -1V -1V -1V zone désertée -0.5V -0.5V zone neutre zone en accumulation 12.5V 12.5V Profils de concentration d’électrons (cm-3) FTFC 2003 Kerem Akarvardar – 8

  9. Mesures Electriques - 1 W=0.35µm x 20 L=3.4µm Caractéristiques de Sortie VJG=0V VG1=1V VG2=10V Courant d’accumulation à l’interface arrière VJG=0V VG1=1V VG2=0V ID (A) Courant d’accumulation à l’interface avant } VJG=0V, VG1=0V, VG2=0V Courant volumique VJG=-0.4V, VG1=0V, VG2=0V VJG=-1.6V, VG1=0V, VG2=0V VDS (V) FTFC 2003 Kerem Akarvardar – 9

  10. Mesures Electriques - 2 VG1=0.99V } modulation par accumulation à l’interface avant 0.66V ID (A) 0V modulation par élargissement de la zone désertée de l’interface avant } -3.3V ID (A) VG1=0.99V VJG (V) 68mV/dec VJG (V) 0.66 0 -3.3 Caractéristiques de Transfert : ID = f(VJG,VG1) échelle logarithmique échelle linéaire VG2 = 0V VDS = 50mV FTFC 2003 Kerem Akarvardar – 10

  11. Mesures Electriques - 3 Caractéristiques de Transfert : ID = f(VG1, VJG) échelle logarithmique échelle linéaire } courant d’accumulation + courant volumique VJG =0V VG2 = 0V VDS = 50mV -0.8V } courant d’accumulation -2.4V -4V ID (A) ID (A) -4V VJG =0V -0.8V -2.4V 73mV/dec VG1 (V) VG1 (V) FTFC 2003 Kerem Akarvardar – 11

  12. Mesures Electriques - 4 Caractéristiques de Transfert: ID = f(VG1, VG2) accumulation à l’interface avant et arrière canal totalement pincé par les grilles à jonction couplage entre l’interface arrière et avant comportement FD du body PD accumulation à l’interface avant ID (A) VJG = -2V VDS = 50mV VG2=16V 12V 0V -32V VG1 (V) FTFC 2003 Kerem Akarvardar – 12

  13. Mesures Electriques - 5 10 50 6 12 0.4 24 8 4 5 25 0.2 12 2 4 0 0 0 0 0 0 VG1 (V) VJG (V) VG2 (V) La Transconductance gm (µS) VDS=50mV ID (µA) VG2=0V VJG=0V VG1=0.99V VG2=0V VG1=0.99V VJG=-1V int. avant int. arrière volume volume int. avant volume int. avant • multiples bosses issues de différents mécanismes de conduction FTFC 2003 Kerem Akarvardar – 13

  14. Conclusion • Les mécanismes de conduction d’un nouveau dispositif SOI sont mis en évidence par des simulations et par des mesures électriques • C’est un dispositif pouvant éventuellement faciliter la réalisation des fonctions logiques grâce à ses multiples entrées • Les différentes caractéristiques de transconductance coexistantes rendent le G4-FET intéressant pour la réalisation des fonctions analogiques • Les circuits mixtes G4-FET/ MOSFET sont technologiquement aussi bien réalisables que les circuits “full G4-FET” • Puisque la technologie du G4-FET et celle du MOSFET sont exactement les mêmes, le G4-FET peut aisément remplacer le MOSFET pour certaines applications si on arrive à démontrer ses avantages FTFC 2003 Kerem Akarvardar – 14

More Related