Estado de la Electrónica y Tendencias Futuras

1. Estado de la Electrónica y Tendencias Futuras Victor H. Champac Instituto Nacional de Astrofísica, Optica y Electrónica-México champac@inaoep.mx

2. Indice • Aplicaciones, Economía, Evolución • Aspectos críticos actuales de diseño y test • Limitaciones de la tecnología de silicio • Extendiendo la utilidad del silicio • Posibles tecnologías futuras • Conclusiones

3. Aplicaciones de la Electrónica • Computadoras • Telecomunicaciones • Medicina • Automóviles • Aplicaciones para usuarios • Aplicaciones en casa • Industria del espacio • Sector militar

4. Computer, 45% Communications, 22% Consumer, 19% Automotive, 5% Industry, 8% Goverment, 1% Importancia económica Ganancias Totales Ganancias por sector

5. El Primer Transistor • Noviembre 17, 1947. John Bardeen & Walter Brattain

6. El Primer Circuito Integrado Planar • 1958, Jack Kilby & Robert Noyce • Primer CI planar (Noyce & Hoemi) constaba de: 4 transistores bipol., 5 resistencias • Tamaño, 0.06 pulgadas Fairchild 1961

7. CIs basados en MOSFET • El CI que se muestra constaba de 16 transistores • Tamaño, 0.05x0.06 pulgadas RCA 1962

8. DRAM P RAM SRAM UDL ROM UDL ROM ROM Reused Logic Design Original Logic Design Reused Logic Design MPEG ATM DSM ASIC Block-Based SOC Core-Based Plug & Play SOC Evolución del aumento de la complejidad

9. Aspectos críticos actuales de diseño y test

10. Ciclo de Diseño de un CI F a b r i c a c i ó n d e l a s o b l e a s Diseño del CI Especifica- Test de obleas ( d i f u s i ó n , o x i d a c i ó n , f o t o l i t o - ciones (CAD) g r a f í a , m e t a l i z a c i o n e s , e t c ) CIs Test final Encapsulado Separación de chips seleccionados

11. Aspectos críticos actuales de diseño • Consumo de Potencia • Variaciones de Proceso • Integridad de señal

12. Corriente Subumbral en tecnologías avanzadas [Borkar2001] [Borkar2001]

13. Variación del Voltaje Umbral del Transistor

14. Variationes de parámetros del proceso • Variación de la longitud del canal • Variación del ancho del canal • Variación del espesor efectivo del oxido de compuerta • Fluctuaciones aleatorias del dopado • Variaciones en las líneas de interconexión

15. Efecto del escalamiento Proc. CMOS 0.25um Proc. CMOS 1um

16. Crosstalk en líneas adyacentes [Veendrick98]

17. Elementos parásitos en VDD y GND en un CI

18. SSN: buffers I/O V n V = L di n dt

19. SSN: lógica interna V n

20. Efectos del ruido de conmutación • Aumento del retardo • Pulsos espureos errores transitorios • Errores lógicos • Jitter

21. Test de Circuitos Integrados Objetivo: obtener productos de alta calidad Circuit under test Test vectors observation Accept/ reject comparison reference Automatic test equipment

22. Actuales Aspectos Críticos del Test • Perdida de sensibilpidad del test basado en la medición del consumo de corriente • Variaciones grandes del retardo en los diferentes caminos de propagación test de retardo limitado a retardos grandes.

23. IDDQ testing V I N I V DD O V IN V O I DD (fault-free) I DD (defective)

24. Histogramas de IDQQ en tecnologías submicrométricas

25. Limitaciones de la tecnología de silicio

26. Costo promedio por transistor Source: Dataquest

27. Ley de Moore 42 millions Exponential growth 2,250 Numero de transistores se duplica cada 18 meses  Gordon Moore, Intel co-founder (http://www.intel.com/research/silicon/mooreslaw.htm)

28. Obstáculos en Tecnologías Nanométricas • Control de la relación Ion/Ioff • Pendiente de la corriente subumbral • Efectos mecánicos-cuánticos de tuneleo a través del oxido delgado de la compuerta

29. Implicaciones I • L escala DEP escala Ioff pequeña • N aumente movilidad disminuye fugas en bordes unión

30. Implicaciones II • Tox debe escalar con la longitud de canal para mantener control de la compuerta, adecuado VT y rendimiento Nota: el control de la compuerta puede perderse debido a los efectos de canal corto • Tox delgados llevan a fugas de tuneleo en la compuerta, degradando rendimiento

31. Extendiendo la utilidad del silicio

32. Tecnología de Silicio Sobre Aislante - SOI • Efectos de canal corto son controlados por la geometría. • La corriente Ioff es limitada por la película delgada de Si.

33. CMOS de Doble Compuerta • La doble compuerta permite mejor control de los SCEs • También mejora la respuesta en región subumbral

34. Además • Uso de cobre para las interconexiones • Uso de dieléctricos de bajo-K

35. Posibles futuras tecnologías

36. Posibles futuras tecnologías • Transistor de un solo electrón • FET de Nanotubo de Carbono • Autómatas celulares quantum • Electrónica Molecular

37. Transistor de un solo electrón Usa tuneleo controlado de electrones para amplificar corriente

38. FET de Nanotubo de Carbono Permiten mejorar la relación Ion/Ioff

39. Automatas celular quantum Quantum Dot 0 Binario • Electrones son confinados a una posición debido a la fuerza de Coulomb • La información binaria es condificada por la posición de los electrones Electrón 1 Binario

40. Ejemplo: un inversor

41. Electrónica Molecular • Moléculas individuales son usadas para realizar funciones • Moléculas son cientos de veces mas pequeñas que elementos en tecn. semicond. • Capacidad enorme de almacenamiento • Potenciales velocidades de femptosegundos • Conservación de la energía • Muy bajo costo de manufactura

42. Conclusiones • Electrónica es de fundamental importancia en la economía y en la vida de las personas • Aplicaciones actuales son de alta complejidad • Silicio ha sido el principal vehículo • Transistores basados en silicio serios problemas de escalabilidad en el corto-mediano (?) plazo • Hay propuestas para extender el uso de silicio • Se esta investigando en nuevas tecnologías